CLB Registers

• Each register can be configured as a Flip-Flop or Latch

• Independent clock polarity

• Asynchronous Preset or Clear

• Synchronous Set or Reset

• Clock Enable

• Direct input from

CLB input (Connections bypass LUTs)

S/R

DIN

F

G

K

(CLOCK)

EC (CLOCK

ENABLE)

RESET

SET

Q

QX

D

H

EC

1

S/R

Control

F

G

RESET

SET

Q

QY

D

H

EC

1

S/R

Control

이전 슬라이드

다음 슬라이드

첫 슬라이드로 이동

그래픽 버전 보기